“vlsi”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果239个，建议您升级VIP下载更多相关专利

[发明专利]缬沙坦杂质的控制方法-CN200810223659.8有效
发明人：邹江;杨琰;王文峰 -专利权人：北京赛科药业有限责任公司
申请日： 2008-10-06 - 公布日： 2009-02-18 - 主分类号： C07D257/04 文献下载
摘要：本发明涉及缬沙坦杂质的控制方法，对有关物质做出了如下的限定：VLSI－A不超过1.0％；VLSI－B和VLSI－D分别不得超过0.2％和0.1％，其它单个未知杂质不得超过0.1％，总杂质不超过0.3％。
缬沙坦杂质控制方法

[发明专利]三维堆叠中的优化半导体封装-CN201180063637.X有效
发明人： H·巴罗夫斯基;A·胡贝尔;H·哈雷尔;T·尼格迈尔;J·祖佩尔;B·米歇尔;T·不伦瑞勒;S·帕雷德斯 -专利权人：国际商业机器公司
申请日： 2011-10-21 - 公布日： 2013-09-04 - 主分类号： H01L25/065 文献下载
摘要：本发明提供一种用于优化三维(3D)超大规模集成(VLSI)器件中的半导体封装的机构。该3D VLSI器件包括经由第一组耦合器件耦合到至少一个信号传输和输入/输出(I/O)层的处理器层。该3D VLSI器件还包括经由第二组耦合器件耦合到处理器层的功率递送层。在该3D VLSI器件中，功率递送层专用于仅向三维VLSI器件的单元递送功率而不提供数据通信信号，并且至少一个信号传输和输入/输出(I/O)层专用于仅向处理器层发送数据通信信号和从处理器层接收数据通信信号而不向处理器层的单元提供功率
三维堆叠中的优化半导体封装

[发明专利]基于直接求解技术的VLSI标准单元布局方法-CN201710206952.2有效
发明人：朱文兴;黄志鹏;陈建利 -专利权人：福州大学
申请日： 2017-03-31 - 公布日： 2019-12-17 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种基于直接求解技术的VLSI标准单元布局方法，属于VLSI物理设计自动化技术领域。该方法通过建立问题的全局密度函数，利用高斯函数进行卷积光滑化，结合线长模型，从而求解VLSI标准单元全局布局问题。再采用罚函数方法将VLSI全局布局的线长目标及密度约束转化为无约束的非线性规划问题，并选择合适的优化技术进行优化。
基于直接求解技术 vlsi 标准单元布局方法

[发明专利]基于泊松方程显式解的VLSI全局布局模型建立方法-CN201810543412.8有效
发明人：朱文兴;陈建利;黄志鹏 -专利权人：福州大学
申请日： 2018-05-30 - 公布日： 2023-02-28 - 主分类号： G06F30/392 文献下载
摘要：本发明涉及基于泊松方程显式解的VLSI全局布局模型建立方法，把电路表示为超图模型；将VLSI电路布局模型模拟为二维静电系统，将密度约束转化为静电系统的总势能N(v)=0的约束；基于泊松方程、边界条件和兼容性条件建立偏微分方程组并代入偏微分方程组；根据密度函数确定电势和电场的表达式；确定电势和电场表达式的收敛性；根据部分和得到电势和电场的求解表达式；由快速计算方法得到每个网格的电势和电场值，加权得到模块的电势和电场，在电场力作用下完成VLSI本发明实可以提供高效实用的全局布局结果，尤其对大规模的实例，可满足目前VLSI全局布局阶段的需求。
基于方程显式解 vlsi 全局布局模型建立方法

[发明专利]一种低功耗并行的小波变换的VLSI结构-CN200810101834.6无效
发明人：刘鸿瑾;王东辉;张铁军;侯朝焕 -专利权人：中国科学院声学研究所
申请日： 2008-03-13 - 公布日： 2009-09-16 - 主分类号： H04N7/26 文献下载
摘要：本发明涉及一种低功耗并行的小波变换的VLSI结构，所述低功耗并行的小波变换的VLSI结构，通过在直接实现的离散小波变换的VLSI结构中，在数据流的每个加法器前，串联两个并联的延迟单元和一个数据流选择器，本发明可同时处理两行数据，使主要的运算部件分时复用，硬件利用率达100％，同时减少片上需要的缓存和对外部储存器的访问，有效减少了整个设计的功耗，硬件结构简单，易于VLSI实现。
一种功耗并行变换 vlsi 结构

[发明专利]基于L1范数模型的VLSI标准单元全局布局方法-CN201310412320.3在审
发明人：朱文兴;范更华;陈建利 -专利权人：福州大学
申请日： 2013-09-12 - 公布日： 2014-02-26 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及本发明涉及一种基于L1范数模型的超大规模集成电路(VLSI)标准单元全局布局方法，属于VLSI物理设计自动化技术领域，该方法先把电路表示为超图，将采用半周长线长计算且密度约束为非光滑的VLSI
基于 l1 范数模型 vlsi 标准单元全局布局方法

[发明专利]VLSI用的蒙格玛丽模乘算法及智能卡模乘器的VLSI结构-CN02125399.4无效
发明人：李树国;周润德;孙义和 -专利权人：清华大学
申请日： 2002-07-31 - 公布日： 2003-01-22 - 主分类号： G06F7/552 文献下载
摘要：VLSI用的蒙格玛丽(Montgomery)模乘算法及智能卡模乘器VLSI实现结构，适用于智能卡加/解密技术领域。其特征在于它是一种适合于VLSI实现的高并性度算法，它把原始的Montgomery模乘算法的3次大数乘分解为2s2+s次小数乘，s是r进制数的位数；所述的智能卡模乘器的VLSI结构是一种用32位乘法器来实现
vlsi 玛丽算法智能卡模乘器结构

[发明专利]基为16的高速Montgomery模乘法器VLSI-CN201010563453.7无效
发明人：范益波;袁帅;方井霞 -专利权人：无锡高枕科技有限公司
申请日： 2010-11-27 - 公布日： 2011-03-16 - 主分类号： G06F7/72 文献下载
摘要：本发明公开了基为16的高速Montgomery模乘法器VLSI，包括N个MMCell运算单元、FIFO存储单元与2选1的数据选择单元。本发明所述基为16的高速Montgomery模乘法器VLSI，可以克服现有技术中平均性能低、时钟频率低、硬件开销大与实用性差等缺陷，以实现平均性能高、时钟频率高、硬件开销小与实用性好的优点。
16 高速 montgomery 乘法器 vlsi

[发明专利]一种对可重构VLSI阵列构造低温子阵列的方法-CN201110413475.X在审
发明人：武继刚;孙学梅;张晶;孙宝山;朱渊博 -专利权人：天津工业大学
申请日： 2011-12-09 - 公布日： 2013-06-19 - 主分类号： G06F17/50 文献下载
摘要：本发明提供了一种对可重构VLSI阵列构造低温子阵列的方法，属于VLSI阵列的温度控制领域。所述方法首先使用贪心的选路方法对一个含有故障单元的VLSI阵列H按照从左到右的方式进行重构，得到一个最大无故障逻辑阵列MTA；然后将最大无故障逻辑阵列MTA中的所有逻辑列进行温度优化，得到新的低温逻辑列
一种可重构 vlsi 阵列构造低温方法

[发明专利]一种基于多级GRASP的VLSI电路划分方法-CN201310259700.8有效
发明人：朱文兴;陈家瑞 -专利权人：福州大学
申请日： 2013-06-26 - 公布日： 2013-09-18 - 主分类号： G06F17/50 文献下载
摘要：本发明提供一种基于多级贪心随机自适应过程(GRASP)的超大规模集成电路(VLSI)电路划分方法，属于VLSI设计自动化技术领域。该方法可以提供高质量的划分结果，可适应目前VLSI的版图设计自动化的需求。
一种基于多级 grasp vlsi 电路划分方法

[发明专利]缬沙坦中杂质VLSI-M的控制方法-CN201210374924.9无效
发明人：邹江;丁超;陆骁骏;杨琰;王文峰 -专利权人：华润赛科药业有限责任公司
申请日： 2012-09-29 - 公布日： 2013-01-16 - 主分类号： C07D257/04 文献下载
摘要：本发明公开了一种缬沙坦中杂质VLSI-M的控制方法，该方法对环合的溶剂进行限定，用甲酸的含量不大于200ppm的DMF为环合溶剂，得到缬沙坦，其杂质VLSI-M的含量不超过0.015%。
缬沙坦中杂质 vlsi 控制方法

[发明专利]基于电场能建模技术的VLSI标准单元布局方法-CN201710207076.5有效
发明人：朱文兴;黄志鹏;陈建利 -专利权人：福州大学
申请日： 2017-03-31 - 公布日： 2019-12-31 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种基于电场能建模技术的VLSI标准单元布局方法，该方法通过建立问题的电场能模型，利用全局密度函数及泊松方程的解析解，求解VLSI标准单元全局布局问题。再采用罚函数方法将VLSI全局布局的线长目标及势能约束转化为无约束的非线性规划问题并选择合适的优化技术进行优化。
基于电场建模技术 vlsi 标准单元布局方法

[发明专利]抗ESD集成SOI LIGBT器件单元的工艺方法-CN200610050900.2有效
发明人：张海鹏;徐文杰;许杰萍;孙玲玲;高明煜;徐丽燕 -专利权人：杭州电子科技大学
申请日： 2006-05-24 - 公布日： 2006-10-25 - 主分类号： H01L21/84 文献下载
摘要：本发明涉及集成抗ESD二极管的SOI LIGBT器件结构的SOI CMOS VLSI工艺实现方法。现有方法制作的SOILIGBT器件没有集成抗ESD结构与功能。本发明通过将常规SOI LIGBT器件的SOI CMOS VLSI工艺实现方法中的局部氧化隔离技术改为槽隔离技术实现硅岛隔离，阱掺杂调整为逆向掺杂分布的离子注入阱掺杂工艺，在n⁺源区掺杂的同时进行阳极短路点掺杂和抗该方法采用现有SOI CMOS VLSI工艺技术，在几乎不增加工艺复杂度与工艺成本条件下使集成功率与射频SOI LIGBT器件的抗ESD性能得到显著改善。
esd 集成 soi ligbt 器件单元工艺方法

[发明专利]一种VLSI全局布局时序优化方法和装置-CN202211361135.1在审
发明人：冯凯;邹鹏;魏民;陈伟杰;陈建利 -专利权人：上海立芯软件科技有限公司
申请日： 2022-11-02 - 公布日： 2023-01-17 - 主分类号： G06F30/337 文献下载
摘要：本发明提供了一种VLSI全局布局时序优化方法和装置，VLSI全局布局时序优化方法包括：基于线长和密度的无约束优化将待布局区域表示为多个相互不重叠的目标网格；通过静态时序分析获取目标网格中的所有关键路径；
一种 vlsi 全局布局时序优化方法装置

[发明专利]一种超大规模集成电路VLSI综合方法-CN201510033959.X有效
发明人：张永照;童元满;李仁刚 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2015-01-23 - 公布日： 2017-10-13 - 主分类号： G06F17/50 文献下载
摘要：本发明特别涉及一种超大规模集成电路VLSI综合方法。该超大规模集成电路VLSI综合方法，采用自底向上down‑top综合策略，当最低一级各子模块综合完成后，进行上一层级的模块综合，直至芯片顶层；并将专用脚本与通用脚本相结合，同时还带有Error/报告提取脚本该超大规模集成电路VLSI综合方法，采用down‑top策略综合超大规模集成电路，通过脚本控制，将综合平台设置划分为专用设置和通用设置，对综合平台的维护更加简单方便，此外，增加的信息提取设置脚本，实现了对日志文件和综合结果的自动化处理
一种超大规模集成电路 vlsi 综合方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
下一页»
尾页
共 239 条